Exp-Minus-Log 演算子によるハードウェア効率の高いニューロ・シンボリック・ネットワーク

要旨: 深層ニューラルネットワーク（DNNs）は回帰および分類タスクにおいて最先端の精度を提供しますが、安全性が重要でリソースが制約された環境での実運用を妨げ続ける構造的な欠陥が2つあります: (i) 学習された関数の不透明性により形式的検証が不可能であること、(ii) 異種でライブラリに依存した活性化関数に依拠しているため、エッジ・ハードウェア上でレイテンシとシリコン面積が増大することです。近年導入されたExp-Minus-Log（EML）シェッファー演算子 eml(x, y) = exp(x) - ln(y) は、Odrzywolek（2026）によって、定数1と組み合わせることで、同一ノードから成る2分木としてあらゆる標準的な初等関数を表現できることが示されました。我々は、EMLプリミティブを従来のDNNアーキテクチャに埋め込むことを提案します。これにより、胴部（trunk）は分散表現を学習し、頭部（head）は深さに上限を設けた、重みが疎なEMLツリーを学習するハイブリッドDNN-EMLモデルが得られます。その学習されたスナップ（固定）された重みは、閉形式の記号的部分式へと崩壊します。我々は順方向の方程式を導出し、計算コストの上界を証明し、マルチレイヤー・パーセプトロン（MLP）および物理情報ニューラルネットワーク（PINN）に対する推論と学習の加速を解析し、FPGA/アナログ実装におけるトレードオフを定量化します。DNN-EMLの組み合わせは文献上のギャップを埋めると論じます。すなわち、先行する神経記号（neuro-symbolic）および方程式学習（equation-learner）アプローチ（EQL、KAN、AI-Feynman）は異種のプリミティブ集合を扱い、単一のハードウェア実現可能なシェッファー要素を活用していません。バランスの取れた評価として、EMLは学習を加速する可能性は低く、汎用CPU/GPU上でも推論を加速する可能性は低いといえます。しかし、カスタムEMLセル（FPGAロジック・ブロックまたはアナログ回路）上では、漸近的なレイテンシ優位が桁（オーダー・オブ・マグニチュード）にまで達し、さらに解釈可能性と形式的検証のしやすさの双方が同時に向上します。