KCLNet：アナログ回路のための、電気的等価性指向グラフ表現学習

Abstract

デジタル回路の表現学習は、電子設計自動化（EDA）分野において目覚ましい進展を遂げており、テスタビリティ解析や論理推論といった重要なタスクを効果的に支援しています。しかし、アナログ回路に対する表現学習は、デジタル回路が離散的な状態であるのに対し、アナログ回路は連続的な電気的特性を持つため、依然として困難です。本論文では、アナログ表現学習のための「直流（DC）電気等価指向」の枠組みを提案します。これは\textbf{KCLNet}と名付けられています。KCLNetは、電気的にシミュレーションされたメッセージパッシングを備えた非同期グラフニューラルネットワーク構造と、キルヒホッフの電流則（KCL）に着想を得た表現学習手法から構成されます。この手法は、各深さにおいて、出力側および入力側の電流埋め込みの総和の等しさを強制することで、回路埋め込み空間の整然性を維持し、その結果として回路埋め込みの汎化能力を大幅に高めます。KCLNetは、電気的制約を保存したまま行える、アナログ回路表現学習のための新規かつ有効な解決策を提供します。実験結果は、本手法が、アナログ回路の分類、サブ回路検出、回路編集距離の予測といった多様な下流タスクにおいて顕著な性能を達成することを示しています。