HYPERHEURIST：最適化されたハードウェア設計におけるLLM駆動コード生成のための、シミュレーテッド・アニーリングに基づく制御フレームワーク

概要: 大規模言語モデル（LLM）は、代替のアーキテクチャ実現案を迅速に提案できることに大きく起因して、レジスタ転送レベル（RTL）ハードウェア設計を生成するための有望な進展を示してきました。しかし、単発のLLM生成は、機能的に正しくかつ電力効率の高い設計を一貫して作り出すことが難しいという課題があります。本論文では、HYPERHEURISTを提案します。これは、シミュレーテッド・アニーリングに基づく制御フレームワークであり、LLMが生成したRTLを最終設計ではなく中間候補として扱います。提案システムは、機能の正しさに焦点を当てるだけでなく、電力性能面積（PPA）の最適化も対象にします。第1段階では、RTL候補をコンパイル、構造チェック、およびシミュレーションを通してフィルタリングし、機能的に妥当な設計を特定します。PPA最適化は、コンパイルおよびシミュレーションにすでに合格したRTL設計に限定されます。8つのRTLベンチマークにわたって評価した結果、この段階的アプローチは、単一パスで生成されたLLM RTLと比べて、より安定し、再現性のある最適化挙動をもたらすことが示されます。