要旨: 大規模言語モデル（LLM）は、RTLコード生成において顕著な改善を示してきました。進展はあるものの、生成されるコードにはしばしば、訓練を受けていない目には見落とされ得る一般的な脆弱性と弱点（CWE）が入り込んでいます。攻撃者は、こうした弱点を悪意ある目的の達成に悪用できることがよくあります。既存のRTLバグ検出技術は、ルールベースの検査、形式的性質、または粗い粒度の構造解析に依存していますが、これらは意味的な脆弱性を捉えられないか、あるいは正確な局所化ができないという問題があります。本研究では、このギャップを埋めるために、埋め込み（embedding）ベースのバグ検出フレームワークを提案し、モジュールレベルおよび行レベルの両方の粒度でバグを検出・分類します。提案手法は、CWE-1244やCWE-1245のような一般的なCWEの特定において約89%の精度を達成し、行レベルのバグの検出では96%の正確性を達成します。
VeriCWEty：埋め込みによるVerilogの行単位CWE検出
arXiv cs.AI / 2026/4/20
💬 オピニオンModels & Research
要点
- 本論文は、LLMによるRTLコード生成（または解析）文脈で、Verilogの一般的なCWE（Common Weaknesses and Exposures）を検出・分類する埋め込みベースのフレームワーク「VeriCWEty」を提案している。
- 従来の手法がルールベースの検査、形式的性質、または粗い構造解析に依存していたのに対し、本手法は意味的な脆弱性の検出と正確な箇所特定を高めるために、モジュール単位と行単位の両方の粒度を対象としている。
- 成果として、CWE-1244やCWE-1245といった代表的なCWEの識別において約89%の精度を報告している。
- 行単位のバグ検出については96%の精度を報告しており、訓練されていないレビュー担当でも見落とし得る脆弱性の捕捉を狙っている。
- これにより、RTL生成の進歩と、生成されたハードウェアコードに対するより信頼性の高いセキュリティ指向のバグ検出ニーズをつなぐ位置づけである。
