電子製造の品質試験削減のための品質保持モデル
arXiv cs.LG / 2026/4/9
📰 ニュースSignals & Early TrendsIdeas & Deep AnalysisModels & Research
要点
- 本論文は、電子製造の試験計画は通常、生産期間を通じて固定されているため品質は保たれる一方で、失敗パターンやプロセス条件が時間とともに変化すると不必要な試験コストが発生し得ると主張している。
- 低コストな診断サブセットをまず貪欲なセット被覆（set cover）手法によってオフラインで構築し、その後、オンラインのトンプソンサンプリングによるマルチアーム・バンディットでフル試験計画と削減試験計画を切り替える適応的な試験選択の枠組みを提案する。
- 条件がドリフトしているときに検知するため、ローリングなプロセス安定性シグナルを用い、脱漏（escape）リスクを抑えるためにより包括的な試験へ戻すよう促す。
- PCB組立の2つの段階（機能回路テストおよびエンド・オブ・ライン）を対象に、28,000枚のボード稼働をカバーした実験により、オフライン評価ではゼロ脱漏の削減計画で実質的な試験時間削減が示された。
- 実際の概念ドリフトを伴う時間的検証では、静的な削減試験が脱漏不良を生む一方、適応ポリシーは不安定性の出現に応じてカバレッジを動的に調整することで、脱漏をゼロにまで低減した。
